Khi nối ngõ vào của FF RS hay JK sẽ được FF D: chỉ có 1 ngõ vào gọi là ngõ vào data(dữ liệu) hay delay(trì hoãn). Hoạt động của FF D rất đơn giản: ngõ ra sẽ theo ngõ vào mỗi khi xung Ck tác động cạnh lên hay xuống.
.png)
.png)
.png)
.png)
Sơ đồ khối của D FLIP-FLOP:
Bảng trạng thái của D FLIP-FLOP:
Sơ đồ mạch logic của D-FF dùng cổng NAND:
FF D thường là nơi để chuyển dữ liệu từ ngõ vào D đến ngõ ra Q cung cấp cho mạch sau như mạch cộng, ghi dịch… nên hơn nữa ngõ vào D phải chờ một khoảng thời gian khi xung ck kích thì mới đưa ra ngõ ra Q, do đó FF D còn được xem như mạch trì hoãn, ngõ D còn gọi là delay.
Bước 1: Khởi chạy mạch nguyên lý, thay đổi tín hiệu vào D và quan sát tín hiệu trên đầu ra đảo và không đảo?
Bước 2: Thay đổi tần số xung CLK = 100Hz, lặp lại bước 1 và đưa ra nhận xét?
Bước 3: Thay đổi tần số xung CLK = 5Hz, lặp lại bước 1 và đưa ra nhận xét?
Bước 4: giải mối quan hệ giữa tín hiệu CLK với thời gian chuyển trạng thái trên các đầu ra ?
Bước 2: Thay đổi tần số xung CLK = 100Hz, lặp lại bước 1 và đưa ra nhận xét?
Bước 3: Thay đổi tần số xung CLK = 5Hz, lặp lại bước 1 và đưa ra nhận xét?
Bước 4: giải mối quan hệ giữa tín hiệu CLK với thời gian chuyển trạng thái trên các đầu ra ?
II. THỰC HÀNH TRÊN TEST BOARD